待(dai)完(wan)成芯(xin)片的封裝以(yi)后，需要對產品進行可(ke)(ke)靠性(xing)方面的測試，以(yi)保證在長期(qi)使用中的可(ke)(ke)靠性(xing)。可(ke)(ke)靠性(xing)實驗在封裝中由Precon和Long term Test兩部分組(zu)成。
    1、可(ke)靠性(xing)測試項目簡(jian)介
    1.1 Precon介(jie)紹

    又稱MRT,是用來模擬芯片從運輸到上板的整個(ge)流程(圖5-1)。

    (1) TEMP Cycle Test
    TC的(de)(de)條件(jian)是(shi)-55℃~125℃,5個周(zhou)期(qi);用(yong)來模(mo)擬(ni)芯片運輸過程中高(gao)低溫(wen)的(de)(de)變化，尤(you)其是(shi)針對(dui)空運。
    (2) Dry Bake
    Dry Bake的條件是125℃下儲(chu)存24小時(shi)，用(yong)來(lai)模擬為芯(xin)片(pian)打包過程中(zhong)的高溫狀(zhuang)況。
    (3) Temp&Humidity Test

    T&H的條件分為6級(ji)，用(yong)來模擬芯片在生產過程(cheng)中環(huan)境溫度和濕度，通常我(wo)們使(shi)用(yong)Level3 (表5-1)。

    (4) IR Reflow

    IR Reflow的條件是(shi)在(zai)在(zai)240度的烘箱內(nei)過三遍，用來模擬(ni)芯片在(zai)做(zuo)SMD時的狀況(kuang)(圖5-2)。

    (5) O/S Test
    O/S Test 是(shi)用來測(ce)試(shi)芯片內部短路開路情況(kuang)，因(yin)為用來做MRT的(de)芯片都是(shi)通(tong)過(guo)初期電性(xing)能測(ce)試(shi)的(de)，所以O/S測(ce)試(shi)用來驗證MRT的(de)條件(jian)會不會有(you)因(yin)為封(feng)裝造(zao)成的(de)失效。
    (6)SAM

    SAM也(ye)叫(jiao)SAT,是用超聲波來(lai)做斷(duan)層(ceng)掃描的(de)一種檢測方法(fa)，利用超聲波在(zai)不(bu)同表(biao)面會造成反(fan)射(she)的(de)原理(圖(tu)5-3)，可以(yi)檢測到材料(liao)中的(de)不(bu)同材料(liao)之間(jian)斷(duan)層(ceng)等(deng)等(deng)，在(zai)BGA封(feng)裝(zhuang)中可以(yi)檢測銀漿空洞(EpoxyVoid),環氧樹(shu)脂空洞(MoldVoid)，樹(shu)脂與芯(xin)片之間(jian)的(de)斷(duan)層(ceng)( Delamination)等(deng)等(deng)。

    SAT根據觀(guan)測手段分為A SCAN,B SCAN,C SCAN和TSCAN.本實(shi)驗內用到C SCAN。

    1)A SCAN:由于材(cai)料之(zhi)間會發生反(fan)射，將示波器的到反(fan)射的波形來(lai)和正常(chang)波形進行對比，來(lai)判斷(duan)在什么位置發生問題(圖5-4)。

    2)B SCAN:在元器(qi)件的(de)垂(chui)直方向(xiang)做(zuo)切片式掃描。

    3)T SCAN:與A SCAN相反，T SCAN利用另一個探頭(tou)接受穿透后的超聲波，轉(zhuan)化(hua)成電信(xin)號來分析(xi)(圖5-5)。

    4)C SCAN:元器件的(de)水平方向做切(qie)片式(shi)掃描，C SCAN是我們此次試驗中需(xu)要用到的(de)。
    進行(xing)CSCAN時，需(xu)要首(shou)先將超(chao)聲波的能量(liang)焦點置于(yu)需(xu)要檢(jian)查的位(wei)置，即固定的水平面，啟動(dong)描后(hou)探頭對整個元器件進行(xing)逐行(xing)掃描，原理仍然是不(bu)同物體間的反射，整個過程(cheng)結(jie)束后(hou)，計算(suan)機自動(dong)合成結(jie)果，但是需(xu)要人工判(pan)斷缺陷(圖5-6)。

    C SCAN是精(jing)確的空洞，斷層等缺陷的分析(xi)方(fang)法。

    1.2耐久性實(shi)驗介(jie)紹(shao)(Long Term Test )

    耐(nai)久性(xing)實(shi)驗既是芯片的(de)(de)(de)老化(hua)試(shi)驗,浴盆曲線代表了半(ban)導體(ti)器件的(de)(de)(de)失(shi)效分布和時間的(de)(de)(de)關系(xi)，48小時內的(de)(de)(de)前期失(shi)效是屬于潛(qian)在(zai)的(de)(de)(de)質(zhi)量問題(ti)，在(zai)48小時到(dao)106小時內是失(shi)效率相對較低的(de)(de)(de)，106 小時后屬于老化(hua)失(shi)效(圖(tu)5-7)。所以，根(gen)據芯片的(de)(de)(de)不(bu)同用(yong)途，耐(nai)久性(xing)實(shi)驗也(ye)分為不(bu)同的(de)(de)(de)級(ji)別，如下圖(tu): 

    對于不(bu)同的芯片封裝(zhuang)結構，用(yong)途等考量，試(shi)(shi)驗者會選(xuan)(xuan)取(qu)具有(you)針(zhen)對性的可(ke)靠性測試(shi)(shi)的項目(mu)，我們此次只(zhi)是(shi)金線(xian)(xian)更(geng)換銅線(xian)(xian)的線(xian)(xian)材更(geng)換試(shi)(shi)驗，所(suo)以(yi)根據查閱公司規范文件，需要做(zuo)的可(ke)靠性測試(shi)(shi)是(shi)MRT,TC和HTS，可(ke)選(xuan)(xuan)項HAST,如下表5-1:

    以下針對高低溫測試(TC)，高溫存儲測試(HTS)，高壓潮氣測試(HAST)  三種測試做一(yi)個(ge)簡單(dan)的介紹。
    (1)高低溫沖擊測試(Temp Cycle Test)
    半導體器件(jian)工作和(he)不工作的(de)(de)溫度相差比(bi)較大，TC測試用來測試芯片(pian)本(ben)身由于(yu)熱脹冷縮(suo)導致的(de)(de)材料間分層，根(gen)本(ben)原因是(shi)由于(yu)不同材料的(de)(de)熱膨脹系數不同。
    TC的測試條件是:
    1)溫度(du): -65℃~150℃
    2)時間(jian): 15Min/區間(jian)

    3) 1000 Cycle

 ;   T/C以后的失(shi)效模式主要是Open/Short的失(shi)效。

 ;   1) Open 的失效來源(yuan)于EMC與芯片表面(mian)分(fen)層導(dao)致的焊球(qiu)脫離或焊線斷裂(圖5-9)。

    2) Short 的失效來源于Chip Crack (圖5-10)。

    (2)高溫(wen)存儲測試(shi)(High Temp Storage Test )

    半導(dao)體器(qi)件持續(xu)運(yun)行(xing)的(de)問題很高，高溫(wen)會(hui)加(jia)速一些材料(liao)間的(de)分子級(ji)別的(de)擴(kuo)散,主(zhu)要(yao)集中在(zai)焊球和焊盤(pan)之(zhi)間，由于(yu)擴(kuo)散速度(du)不(bu)同的(de)加(jia)速，導(dao)致產(chan)生Kirkendall空洞，嚴重者會(hui)造成焊點分離(圖(tu)5-11)。

    HTS的(de)測試(shi)條件是:
    1)溫(wen)度: 150℃
    2)時間: 1000hrs
    HTS以(yi)后主要的失(shi)效模式是Open失(shi)效。
    (3)高壓(ya)潮氣(qi)測試(Highly Accelerated Stress Test)
    芯片在使用過程中會遇到不同的外部環境，HAST測試既是模擬了芯片(通常是商用和民用)會遇到的高壓高濕度的環境。
    潮氣(qi)在高溫的(de)作用(yong)下會滲透進封裝內(nei)部，和(he)芯(xin)片內(nei)的(de)金屬發生氧化反應，造成一定的(de)破壞。
    HAST的測試(shi)條件(jian)是:
    1)溫(wen)度: 130℃ 
    2)濕度: 85%
    3)時間: 168hrs
    HAST的主要失(shi)效(xiao)模式(shi)是Open/Short。

    1) Open 主要(yao)是潮氣對焊盤的腐蝕，造(zao)成了虛焊(圖5-12)。

  ;  2) Short 主要(yao)是由(you)于(yu)潮氣的滲入(ru)，造成了EMC內部有(you)漏電(圖5-13)。

    1.3銅線(xian)封裝的可靠性測(ce)試流程(cheng)
    芯片封裝的(de)(de)可(ke)靠性(xing)測(ce)試(shi)流程通(tong)常是Precon+Long Term Test， 通(tong)過Precon測(ce)試(shi)的(de)(de)芯片將(jiang)繼續進行耐久性(xing)的(de)(de)測(ce)試(shi)。

    芯片測試(shi)數(shu)量的選取按照客(ke)戶(hu)對于芯片可靠性等級的要求來確定，通常是SQB評估(Qual Level B)，所以必須設置3個實驗(yan)組，每個實驗(yan)組的數(shu)量是22+3x77=253 (表5-2)。

    (1) MRT的(de)條件

    MRT的(de)條件如下表5-3:

    (2)Long Term的條(tiao)件

    ;Long Term的條件(jian)如(ru)下表(biao)5-4: