所謂的WLCSP晶圓級芯片(pian)尺(chi)寸(cun)封(feng)(feng)(feng)裝(zhuang)，全(quan)名Wafer Level Chip Scale Packaging，是(shi)指，直(zhi)接將整片(pian)晶圓級封(feng)(feng)(feng)裝(zhuang)制(zhi)程完后，再進(jin)行(xing)切(qie)割(ge)，切(qie)完后封(feng)(feng)(feng)裝(zhuang)體的尺(chi)寸(cun)等于(yu)原來(lai)晶粒(li)的大小，后續(xu)利用重(zhong)分布層（RDL），可直(zhi)接將I/O拉(la)出陣列錫球與PCB做連接。
也因隨著輕(qing)薄短(duan)小(xiao)的(de)(de)需求(qiu)，WLCSP成為封(feng)裝形式(shi)的(de)(de)主(zhu)流，在(zai)(zai)WLCSP的(de)(de)封(feng)裝體概念下(xia)衍生出Fan-in，Fan-out與(yu)Info等晶圓級封(feng)裝體。然而，此(ci)類封(feng)裝形式(shi)，在(zai)(zai)可靠度驗證后，常見的(de)(de)失效模式(shi)，如錫球界面、吃錫不良，上板后應力匹配問題。
所以，當要確(que)認WLCSP形式的(de)(de)(de)元(yuan)件，在可靠度驗證后的(de)(de)(de)失(shi)(shi)效點時，就更需要留(liu)意分析工具(ju)的(de)(de)(de)時機點是否會有應力產生(sheng)，免得反而破壞掉「命案現(xian)場」(原有的(de)(de)(de)失(shi)(shi)效點)，導致更難確(que)認失(shi)(shi)效真因。
以下(xia)這個(ge)案例(li)，小編提(ti)出三(san)步驟，告訴(su)你失效分析(xi)工(gong)具該(gai)如何選擇？特別(bie)是(shi)什(shen)么時機點(dian)，命案現場才能夠清除(chu)，快(kuai)速讓失效點(dian)(defect)無所遁(dun)形。輕易找到失效真(zhen)因(yin)。
步驟 : 定位
針(zhen)對可(ke)靠度實驗后產生高阻的WLCSP元件，利(li)用Thermal EMMI故障點熱輻射傳導(dao)的相位差，定(ding)位到失效位置(zhi)，是在(zai)Solder
Ball 地(di)方。
第二步驟 : 顯像
接(jie)著，為了不破壞「命案(an)現場」，因此使用3D X-ray進行立體(ti)圖(左下圖)與斷(duan)面圖(右(you)下圖)顯像，找到(dao)原來是錫球(Solder Ball)有(you)損毀狀況。
第三步(bu)驟 : 切片(pian)
在已確認Defect相(xiang)對(dui)位(wei)置(zhi)時，此(ci)時即(ji)可(ke)移除「命案現場」，使用低應力Plasma FIB工具，將失效斷(duan)面切出并分析真(zhen)因(yin)，找到原來(lai)是(shi)Solder Ball Crack狀況，導致(zhi)元件高(gao)阻值異(yi)常而失效。
