晶圓級芯片可靠性測試后高電阻值異常如何詢失效點？
作者：
網絡(luo)
編輯(ji)：
網(wang)絡
來源：
bibil.cn
發布日(ri)期： 2020.07.08
所謂的(de)WLCSP晶(jing)圓級(ji)芯片尺寸封裝，全名Wafer Level Chip Scale Packaging，是指，直接將整片晶(jing)圓級(ji)封裝制程完后(hou)，再進行切割，切完后(hou)封裝體的(de)尺寸等于原來晶(jing)粒的(de)大小，后(hou)續利用重分布層（RDL），可(ke)直接將I/O拉出(chu)陣列錫球與PCB做連接。
也因隨著(zhu)輕(qing)薄短小的(de)需求，WLCSP成為封(feng)裝形(xing)(xing)式的(de)主流，在WLCSP的(de)封(feng)裝體概念下衍(yan)生出Fan-in，Fan-out與Info等晶圓級封(feng)裝體。然而，此類封(feng)裝形(xing)(xing)式，在可靠(kao)度驗證后，常見的(de)失(shi)效模式，如錫球界(jie)面、吃(chi)錫不良，上板(ban)后應力匹(pi)配問題。
所以，當(dang)要確認(ren)WLCSP形式的元件，在可(ke)靠(kao)度驗(yan)證后的失效(xiao)點(dian)(dian)時，就更需要留意分析(xi)工具的時機(ji)點(dian)(dian)是否會有應(ying)力產生，免得反而(er)破壞(huai)掉「命案現(xian)場」(原(yuan)有的失效(xiao)點(dian)(dian))，導(dao)致更難確認(ren)失效(xiao)真因。
以下這個案例，小(xiao)編提出三(san)步驟，告訴(su)你失(shi)效分析工具該如何選擇？特別是什么時機點(dian)，命案現場才能(neng)夠(gou)清(qing)除，快(kuai)速(su)讓失(shi)效點(dian)(defect)無所遁形。輕易(yi)找到失(shi)效真(zhen)因(yin)。
步驟 : 定位
針對可(ke)靠度實驗后(hou)產生高阻的WLCSP元件，利(li)用Thermal EMMI故障點熱輻射傳(chuan)導的相位差，定位到失效位置(zhi)，是(shi)在Solder
Ball 地(di)方。
第(di)二(er)步(bu)驟 : 顯像
接著，為了不破壞「命案現場」，因此使用3D X-ray進行(xing)立體(ti)圖(左下圖)與(yu)斷面圖(右下圖)顯像，找到(dao)原來是錫球(Solder Ball)有損毀狀況。
第(di)三(san)步驟 : 切片(pian)
在已(yi)確認Defect相對位置(zhi)時，此(ci)時即可移除「命案現(xian)場」，使用低(di)應力(li)Plasma FIB工具，將失(shi)效斷面切出并(bing)分析(xi)真因，找到原來是Solder Ball Crack狀(zhuang)況，導致元件(jian)高阻值異常而失(shi)效。
客服微信